{"id":39517,"date":"2026-05-25T21:26:15","date_gmt":"2026-05-25T19:26:15","guid":{"rendered":"https:\/\/overcentral.com\/de\/huawei-strebt-1-4nm-aequivalent-ohne-euv-bis-2031-an\/"},"modified":"2026-05-25T21:27:25","modified_gmt":"2026-05-25T19:27:25","slug":"huawei-14nm-aequivalent-ohne-euv-2031","status":"publish","type":"post","link":"https:\/\/overcentral.com\/de\/huawei-14nm-aequivalent-ohne-euv-2031\/","title":{"rendered":"Huawei strebt 1.4nm-\u00c4quivalent ohne EUV bis 2031 an"},"content":{"rendered":"

Huawei<\/a> hat auf dem 2026 IEEE International Symposium on Circuits and Systems (ISCAS) in Shanghai einen detaillierten Fahrplan vorgestellt, der zeigt, wie das Unternehmen trotz fehlendem Zugang zu EUV-Lithografieanlagen bis zum Jahr 2031 eine Transistordichte erreichen will, die einem 1,4-Nanometer-Prozess entspricht. Der Plan basiert auf einem neuartigen Designprinzip, das den Fokus von der reinen geometrischen Schrumpfung der Transistoren auf die Optimierung der Signalgeschwindigkeit im Chip verlagert. Damit will Huawei<\/a> den R\u00fcckstand auf den Branchenprimus TSMC<\/a> auf lediglich drei Jahre begrenzen.<\/p>\n

Das Tau-Prinzip: Eine Abkehr vom Mooreschen Gesetz<\/h2>\n

Im Zentrum der Strategie steht die sogenannte \u03c4-Scaling-Law, vorgestellt von He Tingbo, dem Leiter der Halbleitersparte von Huawei. Diese Designphilosophie stellt die Zeit, die ein Signal zur \u00dcberwindung einer Strecke auf dem Chip ben\u00f6tigt \u2013 bezeichnet mit dem griechischen Buchstaben \u03c4 (Tau) \u2013 als entscheidende Skalierungsgr\u00f6\u00dfe in den Vordergrund. Anstatt die Frage zu stellen, wie klein ein Transistor physisch gemacht werden kann, fokussiert sich das \u03c4-Scaling darauf, wie schnell elektrische Signale zwischen den Funktionseinheiten eines Chips reisen k\u00f6nnen. Huawei hat diese Denkweise nach eigenen Angaben in den letzten sechs Jahren bereits bei der Entwicklung von 381 verschiedenen Chip-Designs praktisch angewandt und in der Massenproduktion verifiziert, was von reiner Theorie deutlich entfernt ist.<\/p>\n

LogicFolding: Die physische Neuanordnung der Schaltkreise<\/h2>\n

Das Kernst\u00fcck zur praktischen Umsetzung des \u03c4-Scaling-Prinzips ist eine Architektur namens LogicFolding. Traditionell werden digitale, analoge und Speicherbl\u00f6cke nebeneinander auf einer Ebene angeordnet. LogicFolding hingegen faltet die Logikschaltungen im wahrsten Sinne des Wortes in eine zweite Ebene, also vertikal. Durch diese vertikale Integration werden die internen Verbindungsleitungen drastisch verk\u00fcrzt. K\u00fcrzere Leitungen bedeuten geringere Widerstands- und Kapazit\u00e4tswerte, was die Signalausbreitung beschleunigt und den Energieverbrauch senkt. So erm\u00f6glicht diese rein designseitige Optimierung eine h\u00f6here Transistordichte und bessere Leistung<\/a> ohne \u00c4nderung des zugrunde liegenden Fertigungsprozesses.<\/p>\n

Quantenspr\u00fcnge bei Dichte und Effizienz<\/h2>\n

Die von Huawei f\u00fcr den kommenden Herbst angek\u00fcndigte n\u00e4chste Generation des Kirin-Chips soll die erste sein, die LogicFolding im kommerziellen Einsatz zeigt. Die angegebenen Verbesserungen sind beachtlich. Verglichen mit einem konventionellen SoC-Design soll die Transistordichte um 53,5 Prozent auf 238 Millionen Transistoren pro Quadratmillimeter (MTr\/mm\u00b2) steigen. Zum Vergleich: Der aktuelle Kirin 9030 Pro bringt es auf 125 MTr\/mm\u00b2. Eine nahezu Verdopplung der Dichte. Gleichzeitig soll die Energieeffizienz der Performance-Kerne um 41 Prozent verbessert werden, w\u00e4hrend die maximale Taktfrequenz um 12,7 Prozent auf 3,1 Gigahertz ansteigt. Diese Zahlen basieren auf eigenen Angaben von Huawei und harren noch einer unabh\u00e4ngigen Best\u00e4tigung.<\/p>\n

Der Weg zur 1,4-Nanometer-Marke: Ein paralleler Wettlauf<\/h2>\n

Das ambitionierte Ziel f\u00fcr das Jahr 2031 ist es, eine Transistordichte zu erreichen, die der des 14-\u00c5ngstr\u00f6m- oder 1,4-Nanometer-Prozessknotens entspricht. Der entscheidende Begriff ist hier „entspricht“. Huawei wird keine Chips in einem 1,4nm-Fertigungsprozess herstellen, da ihm die notwendigen EUV-Anlagen fehlen. Stattdessen will man durch reine Architektur- und Designoptimierung auf Basis des \u03c4-Scalings eine \u00e4quivalente Dichte auf einem bereits verf\u00fcgbaren, aber weniger fortschrittlichen Fertigungsprozess erreichen. Damit liegt das Unternehmen in seiner Zielsetzung genau drei Jahre hinter dem Fahrplan von TSMC, das die Massenproduktion seines A14-Knotens (1,4nm) f\u00fcr 2028 plant. W\u00e4hrend TSMC auf die physikalische Verkleinerung durch extremste Lithografie setzt, versucht Huawei, den R\u00fcckstand durch eine Revolution auf der Designebene zu kompensieren.<\/p>\n

Not macht erfinderisch<\/h2>\n

Die Notwendigkeit f\u00fcr diesen alternativen Ansatz ist eine direkte Folge der US-amerikanischen Sanktionen aus dem Jahr 2019, die Huawei den Zugang zu TSMCs fortschrittlichsten Fertigungskapazit\u00e4ten und den Kauf von EUV-Anlagen versperrten. Aus dieser Zwangslage heraus hat Huawei in den vergangenen sieben Jahren das \u03c4-Scaling als eine Art mehrschichtige Optimierungsstrategie entwickelt, die auf den Ebenen der Bauelemente, der Schaltungen, des gesamten Chips und des Systems ansetzt. Das Ziel ist es, die physikalischen Grenzen der verf\u00fcgbaren Fertigung durch eine tiefgreifende Neuorganisation der Schaltkreise zu umgehen.<\/p>\n

Ernst zu nehmender Ansatz mit offenen Fragen<\/h2>\n

Trotz der beeindruckenden Zahlen ist eine gewisse Skepsis angebracht. Die Bezeichnung „1,4nm-\u00c4quivalent“ ist in der Halbleiterindustrie ohnehin schillernd, da moderne Prozessknotennamen nur noch lose mit den tats\u00e4chlichen physikalischen Abmessungen der Transistoren zusammenh\u00e4ngen. Zudem stammen alle Leistungsdaten zu Dichte- und Effizienzsteigerungen von Huawei selbst. Unabh\u00e4ngige Pr\u00fcfungen durch Dritte liegen nicht vor, und die genaue Basislinie des „konventionellen SoC-Designs“, mit dem verglichen wird, wurde nicht offengelegt. Dennoch unternimmt Huawei mit der Einreichung eines wissenschaftlichen Papers zum \u03c4-Scaling in der Zeitschrift ‚SCIENCE CHINA Information Sciences‘ einen ernsthaften Versuch, das Konzept einer akademischen und industriellen \u00dcberpr\u00fcfung zu unterziehen. Ob der Kirin-Chip im Herbst die hohen Erwartungen erf\u00fcllen wird, bleibt abzuwarten. Sicher ist, dass Huaweis Weg zeigt, wie sich die Grenzen der Halbleiterfertigung nicht nur in den Fabriken, sondern zunehmend auch am Zeichenbrett verschieben.<\/p>\n","protected":false},"excerpt":{"rendered":"

Huawei hat auf dem 2026 IEEE International Symposium on Circuits and Systems (ISCAS) in Shanghai einen detaillierten Fahrplan vorgestellt, der zeigt, wie das Unternehmen trotz fehlendem Zugang zu EUV-Lithografieanlagen bis zum Jahr 2031 eine Transistordichte erreichen will, die einem 1,4-Nanometer-Prozess entspricht. Der Plan basiert auf einem neuartigen Designprinzip, das den Fokus von der reinen geometrischen […]<\/p>\n","protected":false},"author":5,"featured_media":54571,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"fifu_image_url":"https:\/\/cards.overcentral.com\/cards\/de\/39517.png","fifu_image_alt":"Huawei strebt 1.4nm-\u00c4quivalent ohne EUV bis 2031 an","footnotes":""},"categories":[5],"tags":[],"class_list":["post-39517","post","type-post","status-publish","format-standard","has-post-thumbnail","category-artikel"],"fifu_image_url":"https:\/\/cards.overcentral.com\/cards\/de\/39517.png","fifu_image_alt":"Huawei strebt 1.4nm-\u00c4quivalent ohne EUV bis 2031 an","_links":{"self":[{"href":"https:\/\/overcentral.com\/de\/wp-json\/wp\/v2\/posts\/39517","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/overcentral.com\/de\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/overcentral.com\/de\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/overcentral.com\/de\/wp-json\/wp\/v2\/users\/5"}],"replies":[{"embeddable":true,"href":"https:\/\/overcentral.com\/de\/wp-json\/wp\/v2\/comments?post=39517"}],"version-history":[{"count":0,"href":"https:\/\/overcentral.com\/de\/wp-json\/wp\/v2\/posts\/39517\/revisions"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/overcentral.com\/de\/wp-json\/wp\/v2\/media\/54571"}],"wp:attachment":[{"href":"https:\/\/overcentral.com\/de\/wp-json\/wp\/v2\/media?parent=39517"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/overcentral.com\/de\/wp-json\/wp\/v2\/categories?post=39517"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/overcentral.com\/de\/wp-json\/wp\/v2\/tags?post=39517"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}