Die Ryzen-Desktop-Reihe von AMD steht vor einem grundlegenden Wandel. Ein aktueller Leak des Hardware-Enthusiasten Gotou_3rd enth\u00fcllt detaillierte Informationen zur Architektur von \u201eOlympic Ridge“, dem Codenamen der Zen-6-Generation f\u00fcr Desktop-Prozessoren. Die aufsehenerregendste \u00c4nderung betrifft das I\/O-Die: W\u00e4hrend eine Neural Processing Unit (NPU) Einzug h\u00e4lt, verschwindet die integrierte Grafikeinheit (iGPU). Dies markiert einen strategischen Wendepunkt f\u00fcr die AM5-Plattform und wirft Fragen nach dem Nutzen f\u00fcr verschiedene Anwendergruppen auf.<\/p>\n
Mit der neuen I\/O-Die-Generation f\u00fcr Olympic Ridge integriert AMD erstmals eine NPU in einen Desktop-Prozessor der nicht-APU-Klasse. Bisher war die KI-Beschleunigungseinheit auf dem AM5-Sockel den Ryzen-8000G-APUs vorbehalten. Diese Entscheidung bringt jedoch auch eine Streichung mit sich: Die seit Ryzen 7000 verbaute kleine RDNA-2-iGPU mit lediglich 2 Compute Units wird nicht weitergef\u00fchrt. Dieser Grafikchip, der zwar f\u00fcr Spiele ungeeignet, aber als Notl\u00f6sung f\u00fcr die Bildausgabe bei fehlender Diskretgrafikeinheit gesch\u00e4tzt wurde, f\u00e4llt dem neuen Design zum Opfer.<\/p>\n
Der Wegfall der minimalen Grafikl\u00f6sung ist nicht f\u00fcr jede Zielgruppe gleich schwerwiegend. Enthusiasten und Gamer, die ohnehin stets eine leistungsf\u00e4hige Grafikkarte nutzen, verlieren im Grunde nur eine Fehlerdiagnosem\u00f6glichkeit. Besitzt man eine Ersatzgrafikkarte oder einen zweiten PC, ist der Einschnitt minimal. Anders sieht es jedoch f\u00fcr Familien oder Unternehmen aus, die einen einzelnen PC ohne externe GPU betreiben wollen. Sie bleiben in Zukunft auf die APU-Modelle von AMD angewiesen. \u201eDie letzte Sicherheitsreserve f\u00fcr die Fehlersuche“, wie die iGPU oft beschrieben wurde, f\u00e4llt damit f\u00fcr die Standard-Desktop-Prozessoren weg. Intel bietet mit seinen F-Serien (ohne iGPU) und Non-F-Modellen (mit iGPU) hier weiterhin eine Wahlm\u00f6glichkeit \u2013 ein Vorteil, den AMD mit der neuen Generation nicht mehr bieten kann.<\/p>\n
Ob die gewonnene Chipfl\u00e4che durch die NPU diesen Kompromiss rechtfertigt, bleibt abzuwarten. Konkrete Leistungsdaten der NPU, wie etwa TOPS-Werte oder die Generation der XDNA-Architektur, liegen noch nicht vor. Es ist gut m\u00f6glich, dass dieser Schritt vor allem politisch motiviert ist, um zuk\u00fcnftige Windows-Anforderungen f\u00fcr \u201eCopilot+ PCs“ zu erf\u00fcllen. Der tats\u00e4chliche Nutzen wird sich erst mit entsprechender Softwareunterst\u00fctzung zeigen.<\/p>\n
Ein weiterer wichtiger Punkt beim neuen I\/O-Die ist die vollst\u00e4ndige Unterst\u00fctzung von CUDIMM. Diese DDR5<\/a>a-Speichermodule integrieren einen Clock-Treiber (CKD) direkt auf dem Modul, um die Signalqualit\u00e4t bei hohen Taktfrequenzen zu stabilisieren. Intel hat diesen Standard bereits mit Arrow Lake und dem Z890-Chipsatz eingef\u00fchrt. Zwar sind CUDIMMs auch auf aktuellen AM5-Mainboards physisch nutzbar, eine offizielle Garantie f\u00fcr den vollen Funktionsumfang gibt es jedoch nicht. Die im April 2026 vorgestellte Spezifikation EXPO<\/a> 1.2 sowie die auf der Computex 2026<\/a> vorgestellten ULL-Kits (Ultra Low Latency) deuten die Richtung an \u2013 die vollwertige Integration wird jedoch erst durch den neuen Speichercontroller von Olympic Ridge erreicht.<\/p>\n Interessant ist in diesem Zusammenhang auch die Positionierung der USB4-Schnittstelle. Entgegen mancher Spekulation wird diese nicht in den I\/O-Die integriert. AMD bel\u00e4sst es weiterhin bei der Implementierung \u00fcber separate Chips auf dem Mainboard. Die vollst\u00e4ndige Integration von USB4 bleibt demnach auch bei Olympic Ridge ein Zukunftsthema.<\/p>\n Neben den \u00c4nderungen am I\/O-Die best\u00e4tigt der Leak auch tiefgreifende Neuerungen an den Compute Dies (CCDs). Die seit Zen 3 unver\u00e4nderte 8-Kern-Konfiguration pro CCD wird durch eine 12-Kern-Architektur ersetzt. Gleichzeitig w\u00e4chst der L3-Cache pro CCD von 32 MB auf 48 MB an. Dies erm\u00f6glicht Konfigurationen von 6 bis hin zu 24 Kernen (bei zwei CCDs) in bis zu sieben Abstufungen. Auch 3D-V-Cache-Modelle sind erwartet.<\/p>\n12 Kerne pro CCD, AM5 bleibt \u2013 das Gesamtpaket f\u00fcr 2027<\/h2>\n