Neue Details zur Architektur der nächsten Generation von AMD zeichnen ein klares Bild: Die Zen-7-Plattform mit dem Codenamen „Grimlock“ wird offenbar auf einem der fortschrittlichsten Fertigungsknoten von TSMC basieren. Informationen aus taiwanesischen Lieferkettenkreisen zufolge setzt AMD beim Core Complex Die (CCD) auf den A14-Prozess des Auftragsfertigers, der zur 1,4-Nanometer-Klasse gehört. Damit überspringt das Unternehmen gleich mehrere Zwischenschritte wie N2P, N2X und A16 und wechselt direkt von der aktuellen 2-Nanometer-Fertigung für Zen 6 hin zur nächsten Stufe. Dieser strategische Sprung unterstreicht das Bestreben, im Wettstreit mit Intel die Nase vorn zu behalten und gleichzeitig die Leistungseffizienz signifikant zu steigern.
Vom 2-nm-Knoten direkt zur 1,4-nm-Klasse: AMDs aggressiver Fahrplan
Während AMD derzeit die Produktion seiner Zen-6-basierten EPYC-Server-Prozessoren unter dem Codenamen „Venice“ auf TSMCs 2-nm-Knoten hochfährt, laufen die Vorbereitungen für die Nachfolgegeneration bereits auf Hochtouren. Der Zen-7-CCD „Grimlock“ soll demnach auf dem A14-Knoten gefertigt werden. Das ist bemerkenswert, denn TSMC positioniert A14 als 1,4-nm-Technologie und damit als direkten Nachfolger der 2-nm-Familie. Der Schritt bedeutet, dass AMD die verbesserten Varianten N2P und N2X sowie den A16-Knoten (1,6 nm) überspringt. Dies deutet auf ein hohes Vertrauen in die Reife und die Leistungsfähigkeit des A14-Prozesses hin, der offenbar frühzeitig für die Massenproduktion skaliert werden kann.
Die zeitliche Planung fügt sich nahtlos in TSMCs Ausbaupläne ein. Die Fab 25 P1 in Taichung soll bereits 2027 mit der Versuchsfertigung beginnen, bevor 2028 die Hochskalierung auf Massenproduktion erfolgt. Zen 7 wäre damit für ein Marktdebüt gegen Ende des Jahres 2028 positioniert. Dieses Fenster ist besonders brisant, weil Intel zeitgleich seinen eigenen 14A-Knoten in die Volumenproduktion bringen will. Der Chipriese hat zuletzt mit dem 14A-Prozess Fahrt aufgenommen und namhafte Kunden wie Tesla und Apple gewonnen. Das Jahr 2028 verspricht daher ein intensives Duell auf dem Gebiet der Fertigungstechnologie zu werden.
Weg von der Abhängigkeit: AMDs neue Packaging-Strategie
Neben dem reinen Fertigungsknoten spielt auch die Gehäusetechnologie eine entscheidende Rolle. Brancheninsider berichten, dass AMD-CEO Dr. Lisa Su während eines jüngsten Taiwan-Aufenthalts persönlich Powertech Technology besucht habe. Dieser Besuch gilt als Indikator dafür, dass AMD sich Kapazitäten für das FOPLP-Verfahren (Fan-Out Panel-Level Packaging) sichern möchte. FOPLP ermöglicht es, Chiplets in größeren Formaten und mit höherer Effizienz zu verpacken. Der Schritt wäre strategisch klug, denn er reduziert die Abhängigkeit von TSMC als alleinigem Packaging-Dienstleister und erlaubt gleichzeitig komplexere Chiplet-Architekturen, wie sie für Zen 7 erwartet werden.
Warum größere Packaging-Footprints unvermeidlich sind
Der Bedarf an einer fortschrittlicheren Verpackungslösung wird bei einem Blick auf die Spezifikationen des Grimlock-CCD deutlich. Insidern zufolge wird der Flaggschiff-CCD über 16 Kerne verfügen. In Kombination mit der nächsten Generation von 3D V-Cache könnte ein einzelner CCD auf bis zu 224 Megabyte L3-Cache kommen. Das entspricht einer Steigerung von über 130 Prozent im Vergleich zu den heutigen Ryzenaaa-9000-X3D-Gaming-CCDs. Solche Cache-Mengen erfordern nicht nur eine optimierte Anordnung der Chiplets, sondern auch ein Packaging, das die thermischen und elektrischen Anforderungen meistert. FOPLP scheint hierfür prädestiniert zu sein.
Leistungssprung: IPC-Plus von bis zu 25 Prozent und integrierte KI-Beschleunigung
Ergänzend zu den verlässlichen Lieferketteninformationen gibt es Hinweise aus dem Umfeld von Leakern wie Moore’s Law is Dead, die bereits konkrete Leistungsziele nennen. Demnach peilt AMD für Zen 7 einen IPC-Zuwachs von 15 bis 25 Prozent gegenüber Zen 6 an. Dieser Wert wäre enorm, denn IPC-Steigerungen dieser Größenordnung sind in der Branche selten und würden auf tiefgreifende mikrotektonische Änderungen hindeuten. Zudem soll die KI-Beschleunigung direkt in den CCD integriert werden. Damit folgt AMD dem Trend, maschinelles Lernen und Inferenzaufgaben nicht mehr nur über separate NPUs, sondern als festen Bestandteil des Kerndesigns abzubilden.
Was bedeutet das für die Praxis?
Ein derart massiver L3-Cache-Schub, kombiniert mit einer höheren IPC und einer effizienteren Fertigung auf 1,4 nm, würde vor allem High-End-Desktop-Prozessoren und Server-CPUs zugutekommen. In Spielen könnten die Latenzen für Speicherzugriffe drastisch sinken, was die Framerate-Stabilität verbessert. In Rechenzentren ließen sich Workloads mit hohem Datenvolumen effizienter bearbeiten. Die verbesserte KI-Beschleunigung auf dem CCD selbst eröffnet zudem neue Möglichkeiten für Echtzeit-Analysen und Inferenzen direkt auf der CPU, ohne den Umweg über die Grafikeinheit.
Fazit: Zen 7 als Gamechanger im Jahr 2028
Die vorliegenden Informationen zeichnen das Bild einer Architektur, die technologisch mehrere Sprünge auf einmal macht. Der Wechsel zu TSMCs 1,4-nm-A14-Knoten, die Abkehr von einer alleinigen Abhängigkeit bei Packaging-Dienstleistungen und die massiven Cache-Erweiterungen deuten darauf hin, dass AMD Zen 7 als echtes Flaggschiff positionieren will. Die zeitliche Kollision mit Intels 14A-Knoten macht das Jahr 2028 zu einem Scharnier der Halbleiterindustrie. Ob AMD die ambitionierten IPC-Ziele und die geplanten Cache-Mengen tatsächlich erreicht, muss sich noch zeigen. Fest steht jedoch: Der Wettlauf um die Nanometer-Krone und die effizienteste Chip-Integration geht in eine entscheidende Phase. Anleger, Enthusiasten und Enterprise-Kunden sollten die Entwicklungen rund um Grimlock und die Taichung-Fab genau im Auge behalten.
