Huawei anuncia meta de 1,4 nm equivalente sem EUV para 2031

A Huawei estabeleceu uma meta ambiciosa para 2031: atingir densidade de transistores equivalente a 1,4 nm sem o uso de equipamentos EUV (extreme ultraviolet lithography). O plano baseia-se em um novo princípio de design, o τ-Scaling Law, e na arquitetura LogicFolding, que reorganiza circuitos em camadas verticais. Essa abordagem difere fundamentalmente da redução geométrica tradicional dos transistores, permitindo que a empresa compita com TSMC, que planeja iniciar a produção em massa de seu nó A14 em 2028. A diferença de três anos no cronograma reflete as restrições impostas pelos controles de exportação dos Estados Unidos, que bloqueiam o acesso da Huawei às máquinas EUV necessárias para a litografia convencional. Em vez de buscar uma nova tecnologia de fabricação, a Huawei está apostando na otimização do design para extrair maior desempenho de processos já disponíveis.

τ-Scaling Law: Nova Escala Baseada no Tempo de Propagação

Apresentado pela primeira vez publicamente em maio de 2026 durante o IEEE International Symposium on Circuits and Systems (ISCAS) em Shanghai, o τ-Scaling Law propõe substituir a métrica tradicional de escalonamento geométrico — baseada no tamanho físico dos transistores — por uma métrica baseada no tempo de propagação do sinal, denominado τ (tau). O princípio é medir e reduzir o tempo que um sinal leva para percorrer o chip, em vez de focar exclusivamente em quão pequenos os transistores podem ser fabricados. A otimização envolve quatro camadas: dispositivo, circuito, chip e sistema. Cada camada trabalha sinergicamente para encurtar o caminho do sinal. Embora o conceito possa parecer abstrato, a Huawei afirma que já aplicou o τ-Scaling Law em 381 chips diferentes nos últimos seis anos, cobrindo desde smartphones até computação de IA. O desenvolvimento não é apenas teórico: a empresa tem acumulado experiência prática com essa metodologia, refinando-a ao longo de várias gerações de produtos.

LogicFolding: Arquitetura de Dobramento Vertical de Circuitos

A principal tecnologia de implementação do τ-Scaling Law é a arquitetura LogicFolding. Em projetos convencionais, circuitos digitais, analógicos e memória são dispostos lado a lado no plano horizontal do die. O LogicFolding remove essa separação física, dobrando os circuitos lógicos verticalmente em uma estrutura de duas camadas. Isso reduz drasticamente o comprimento das interconexões, diminuindo a resistência e a capacitância parasitas. Como resultado, a densidade de transistores e a eficiência energética aumentam sem a necessidade de um processo de fabricação mais avançado. A Huawei divulgou números específicos para o próximo chip Kirin, previsto para o final de 2026. Em comparação com um design SoC convencional, a densidade de transistores salta de 125 MTr/mm² (Kirin 9030 Pro) para 238 MTr/mm², um ganho de 53,5%. A eficiência de energia nos núcleos de desempenho melhora em 41%, e a frequência máxima do clock sobe 12,7%, atingindo 3,1 GHz.

Esses valores são auto-declarados pela Huawei e não foram verificados por terceiros independentes. A empresa não detalhou até que ponto o design de referência utilizado na comparação já havia sido otimizado, o que levanta questões sobre a magnitude real do ganho. No entanto, a escala do salto — quase dobrando a densidade — sugere que a abordagem vertical pode render dividendos substanciais se confirmada em silício.

Comparativo de Densidade Transistor vs. TSMC: Gap de 3 Anos

A Huawei declarou que até 2031 atingirá densidade equivalente a um nó de 14 Å (1.4 nm) usando o τ-Scaling Law. É crucial interpretar o termo “equivalente” com precisão. A empresa não está afirmando que fabricará chips em um processo de 1.4 nm real; em vez disso, está dizendo que o design, combinado com os processos de fabricação disponíveis (que se acredita serem baseados em litografia DUV de 193 nm), conseguirá empacotar tantos transistores quanto um chip de 1.4 nm fabricado com EUV. TSMC planeja iniciar a produção em massa de seu nó A14 em 2028, utilizando máquinas EUV de alta abertura numérica. Portanto, o roadmap da Huawei coloca a empresa três anos atrás do líder da indústria, mas com uma diferença fundamental: a TSMC depende de equipamentos de última geração, enquanto a Huawei tenta compensar com engenharia de design.

É importante notar que a nomenclatura dos processos modernos (1.4 nm, 2 nm, etc.) já não corresponde a dimensões físicas reais. A TSMC usa “A14” como um rótulo de geração que reflete densidade e desempenho, não o tamanho do gate. A Huawei está aproveitando essa imprecisão semântica para estabelecer um ponto de comparação. A estratégia não é nova; a empresa anteriormente anunciou chips “7 nm” fabricados com DUV, quando no mesmo período a TSMC já usava EUV para nós equivalentes. O desafio é que, à medida que a escala avança, a diferença entre o que é possível com DUV otimizado e o que o EUV oferece aumenta.

Contenções e Verificação Independente dos Dados

Vários aspectos do anúncio requerem análise crítica. Primeiro, os ganhos percentuais de 53,5% em densidade e 41% em eficiência não foram corroborados por instituições externas. A Huawei não publicou dados brutos ou metodologia detalhada da simulação. Em segundo lugar, a definição de “design SoC convencional” usada como linha de base não é clara. Se a base já incorporava otimizações avançadas, o ganho real pode ser menor. Em terceiro lugar, o conceito de densidade equivalente pode ser enganoso. Um chip de 1.4 nm real da TSMC não apenas tem alta densidade, mas também benefícios de desempenho e eficiência que vêm do próprio processo, como menor capacitância de gate e melhor controle de vazamento. Apenas replicar a densidade não garante o mesmo comportamento elétrico. Finalmente, a Huawei está sujeita a sanções que limitam não apenas a compra de EUV, mas também o acesso a ferramentas de design EDA avançadas e bibliotecas de IP de terceiros. A otimização vertical do LogicFolding pode ser difícil de implementar em larga escala sem o suporte do ecossistema EDA. A Huawei enviou um artigo sobre τ-Scaling Law para a revista ‘SCIENCE CHINA Information Sciences’, o que indica uma tentativa de validação acadêmica. A aceitação e os comentários dos revisores fornecerão um primeiro indicador da solidez teórica da abordagem. O lançamento do próximo Kirin no outono de 2026 será o teste prático mais importante, pois oferecerá dados reais de desempenho e consumo de energia em dispositivos comerciais, como a série Mate. Até que esses dados estejam disponíveis e sejam verificados de forma independente, as alegações da Huawei devem ser tratadas com ceticismo fundamentado, embora a direção inovadora mereça atenção da comunidade técnica.