imec demonstra produção de qubits com litografia High NA EUV

O instituto de pesquisa belga imec demonstrou a produção de dispositivos de qubits de ponto quântico de silício utilizando litografia High NA EUV, marcando a primeira vez que essa tecnologia de ponta, originalmente desenvolvida para a fabricação de chips de IA, é aplicada à manufatura de hardware quântico. O feito, anunciado no fórum anual ITF World em 19 de maio, representa um avanço concreto na direção de unificar os roteiros de fabricação de semicondutores clássicos e quânticos.

Litografia High NA EUV na Fabricação de Qubits

A litografia High NA EUV, desenvolvida pela ASML, eleva a abertura numérica (NA) de 0,33 para 0,55, proporcionando um aumento de aproximadamente 1,7 vezes na resolução e até 2,9 vezes na densidade de transistores em relação à EUV convencional. Até então considerada essencial apenas para nós de processo abaixo de 2nm em lógica e memória de alta densidade, a tecnologia agora demonstra viabilidade para a fabricação de qubits. A imec confirmou que os dispositivos quânticos foram produzidos no mesmo equipamento EXE:5200, uma máquina avaliada em aproximadamente $4 bilhões (aproximadamente ¥630 bilhões), da qual existem menos de 12 unidades no mundo. A tabela abaixo compara as especificações das duas gerações de litografia:

Esta demonstração carrega implicações profundas: a possibilidade de que computadores quânticos e processadores de IA de última geração passem a compartilhar a mesma plataforma de manufatura e o mesmo roteiro de escalabilidade.

Superando a Barreira de 6 Nanômetros de Espaçamento de Porta

O dispositivo fabricado pela imec é um qubit de spin de ponto quântico de silício, que confina um único elétron em uma nanoestrutura e utiliza seu estado de spin para armazenar informação quântica. O desempenho desse tipo de qubit é crítico e depende exponencialmente do espaçamento entre as portas que controlam os pontos quânticos adjacentes: quanto menor o espaçamento, mais forte o acoplamento e menor o ruído. Utilizando a precisão da litografia High NA EUV, a imec conseguiu padronizar redes de qubits com espaçamento de porta de apenas 6 nanômetros. Kristiaan De Greve, diretor do programa de computação quântica e fellow da imec, descreveu o feito como um “feito de engenharia” possibilitado pela integração das equipes de padronização com a tecnologia High NA EUV da ASML. Este nível de miniaturização abre caminho para a integração de até 1 milhão de qubits em um único chip, uma escala que se aproxima dos milhões de qubits considerados necessários para um computador quântico prático e tolerante a falhas.

Vantagem Estrutural dos Pontos Quânticos de Silício

Dentre as diversas arquiteturas de qubits — supercondutores, íons aprisionados e pontos quânticos de silício — esta última se destaca por sua compatibilidade com a infraestrutura CMOS existente. Enquanto qubits supercondutores (utilizados por IBM e Google) e íons aprisionados (utilizados por Quantinuum) exigem equipamentos e processos de fabricação especializados e dedicados, os qubits de ponto quântico de silício podem ser fabricados em linhas de produção de semicondutores padrão de 300mm, as mesmas utilizadas por TSMC, Intel e Samsung para chips lógicos e de memória. Sofie Beyne, líder do projeto e engenheira de integração quântica na imec, afirmou que a capacidade de “reutilizar todo o ecossistema de escalabilidade do silício” representa uma vantagem clara e estrutural para transitar dispositivos quânticos do laboratório para a manufatura em larga escala. Esta característica posiciona os pontos quânticos de silício como a “aposta principal” para a industrialização da computação quântica.

Convergência entre Roteiros de Fabricação de IA e Quânticos

A instalação do equipamento EXE:5200 na imec, com operação completa prevista para o quarto trimestre de 2026, simboliza a convergência física dos roteiros de fabricação. O mesmo sistema que produzirá processadores de IA em nós abaixo de 2nm também foi utilizado para gerar os qubits de 6nm demonstrados. Isto implica que o cronograma de desenvolvimento de hardware quântico pode se alinhar diretamente com o cronograma de avanço da litografia de semicondutores, transformando a computação quântica de uma questão futura em um marco concreto no roteiro da indústria de chips. Tradicionalmente, o desenvolvimento quântico seguia a sequência de resolver primeiro problemas de física e depois de manufatura. A demonstração da imec inverte parcialmente essa ordem, fazendo com que o progresso na litografia de semicondutores impulsione diretamente a qualidade e a escalabilidade dos qubits.

Compatibilidade com Wafers de 300mm e os Próximos Desafios

O sucesso da imec apoia-se em pesquisas anteriores que já haviam demonstrado a viabilidade de qubits de spin de silício com baixo ruído de carga e operação estável em processos CMOS. O diferencial agora é a adição da litografia High NA EUV, que desloca o foco de dispositivos experimentais individuais para qubits reproduzíveis em wafers de 300mm, o padrão da indústria de semicondutores. Isso significa que a infraestrutura de fabricação existente — desde ferramentas de deposição até metrologia — pode ser potencialmente reaproveitada para a produção em volume de chips quânticos. Entretanto, desafios substanciais permanecem. A demonstração não divulgou dados detalhados sobre a fidelidade operacional dos qubits com espaçamento de 6nm, e a distância entre a capacidade de fabricar tais estruturas e a capacidade de realizar computação quântica útil ainda é significativa. Apesar disso, o marco estabelece que o hardware quântico pode, de fato, emergir das mesmas linhas de produção que hoje fabricam os processadores de IA mais avançados do mundo, saindo do reino da especulação e entrando no domínio do planejamento industrial concreto.