Mit der offiziellen Ankündigung des Produktionshochlaufs seiner EPYC-Prozessoren der sechsten Generation mit dem Codenamen „Venice“ setzt AMD ein starkes Zeichen im Servermarkt. Venice ist das erste High-Performance-Computing-Produkt der gesamten Branche, das in die Massenfertigung auf dem hochentwickelten 2-nm-Fertigungsprozess von TSMC geht. Damit unternimmt AMD einen entscheidenden Schritt, um die Leistungsführerschaft bei Rechenzentrumsprozessoren weiter auszubauen. Die Produktion läuft bereits in den taiwanesischen TSMC-Werken und soll zu einem späteren Zeitpunkt auch auf das neue Werk im US-amerikanischen Arizona ausgeweitet werden.
Was bedeutet der Produktionshochlauf konkret?
Für viele Beobachter mag der Begriff „Produktionshochlauf“ oder „Production Ramp“ technisch klingen, dahinter verbirgt sich jedoch eine klare betriebswirtschaftliche und technische Zäsur. Es handelt sich um den Übergang von begrenzten Vorab-Serien, sogenannten Engineering Samples, hin zur vollumfänglichen Großserienfertigung. Das bedeutet: Venice hat den Status eines reinen Entwicklungsmusters hinter sich gelassen und ist nun bereit, in Stückzahlen produziert zu werden, die kommerzielle Kunden in Cloud-Umgebungen und Enterprise-Rechenzentren versorgen können. Der Schritt von der Pilotlinie zur Hochvolumenproduktion ist stets der kritischste im Halbleiterlebenszyklus – er entscheidet über Ausbeute, Kosten und letztlich über die Marktreife. Dass AMD diesen Meilenstein auf dem 2-nm-Knoten erreicht hat, ist ein echter Prestigefolge für das Unternehmen und seinen Fertigungspartner TSMC.
256 Kerne und ein Leistungssprung von 70 Prozent
Die technischen Daten von Venice sind beeindruckend und stellen eine deutliche Weiterentwicklung gegenüber der aktuellen EPYC-Generation „Turin“ dar. Herzstück der neuen Prozessoren ist die Zen-6-Architektur, die AMD hier erstmals in einem Serverprodukt einsetzt. Die maximale Kernzahl steigt auf 256 Kerne pro Sockel. Das entspricht einer Steigerung um satte 33 Prozent im Vergleich zu den bis zu 192 Kernen der Turin-Serie. Noch imposanter fällt die von AMD prognostizierte Performance-Verbesserung aus: Das Unternehmen verspricht eine um bis zu 70 Prozent höhere Rechenleistung im Vergleich zum Vorgänger. Ein solcher Sprung ist in einer Reifephase der Branche, in der architekturbedingte Zuwächse oft nur noch im einstelligen oder niedrigen zweistelligen Bereich liegen, außergewöhnlich.
Gigantische Speicherbandbreite für KI und Cloud
Neben der schieren Kernzahl sind es vor allem die Speicher- und Anbindungsverbesserungen, die Venice für anspruchsvolle Workloads interessant machen. Die Speicherbandbreite pro Sockel steigt von 614 Gigabyte pro Sekunde bei Turin auf mehr als das Doppelte – 1,6 Terabyte pro Sekunde. Auch die CPU-zu-GPUaa-Bandbreite wird sich verdoppeln. Das ist kein marginaler Fortschritt, sondern eine grundlegende Neujustierung der Systemarchitektur. In Zeiten, in denen KI-Inferenz und datenintensive Cloud-Dienste nicht nur Rechenleistung, sondern vor allem einen ungehinderten Datenfluss erfordern, sind diese Verbesserungen von strategischer Bedeutung. Hohe Speicherbandbreite und eine dichte Kernbestückung gehen Hand in Hand, wenn es darum geht, Engpässe in virtuellen Umgebungen und bei großen Datenmengen zu vermeiden.
Der weitere 2-nm-Fahrplan: Verano und Sorano
AMD belässt es nicht bei Venice. Das Unternehmen plant bereits den nächsten Schritt auf dem gleichen Fertigungsprozess: „Verano“, ein weiterer EPYC-Prozessor der sechsten Generation, der ebenfalls auf TSMCs 2-nm-Technologie basiert. Während Venice vor allem auf rohe Leistung und hohe Kerndichte getrimmt ist, wird Verano für ein optimiertes Verhältnis von Leistung pro Euro und pro Watt ausgelegt. Ein herausragendes Merkmal wird die native Unterstützung von LPDDR-Speicher sein. Damit reagiert AMD auf den wachsenden Speicherhungry agentischer KI-Workloads, bei denen Large Language Models und autonome Entscheidungssysteme große Datenmengen schnell verarbeiten müssen. Parallel dazu hat das Unternehmen kürzlich die EPYC-8005-Familie mit dem Codenamen „Sorano“ vorgestellt. Diese Baureihe basiert auf der Zen-5-Architektur, ist für den Ein-Sockel-Betrieb optimiert und bietet bis zu 84 Kerne bei einer TDP von lediglich 225 Watt. Sorano zielt explizit auf Edge-Computing, Telekommunikationsinfrastruktur und Cloud-Storage-Anwendungen – also Bereiche, in denen Energieeffizienz und Platzbedarf eine noch größere Rolle spielen als die reine Maximalkernzahl.
Marktdominanz im Rechenzentrum
All diese Produktneuheiten kommen zu einem Zeitpunkt, an dem AMD im Servergeschäft eine historisch starke Position innehat. Wie eine aktuelle Marktanalyse zeigt, haben die EPYC-Prozessoren im ersten Quartal 2026 einen Rekordumsatzanteil von 46,2 Prozent im Server-CPU-Markt erreicht. Das ist der höchste Wert, den AMD jemals in diesem Segment erzielt hat. Die Einführung von Venice dürfte diese Zahl weiter nach oben treiben. Der Schritt auf den 2-nm-Knoten verschafft AMD nicht nur einen technologischen Vorsprung, sondern setzt die Konkurrenz unter massiven Zugzwang. Die Fähigkeit, als Erster ein HPC-Produkt in Volumen auf dem modernsten Fertigungsprozess zu produzieren, ist ein klares Signal an Hyperscaler und Cloud-Betreiber: AMD ist bereit, die nächste Welle der Rechenzentrumsmodernisierung anzuführen. Die Kombination aus Zen-6-Architektur, verdoppelter Speicherbandbreite und einer klaren Roadmap, die mit Verano und Sorano bereits die nächsten Generationen skizziert, lässt erwarten, dass die Marke von 50 Prozent Marktanteil in greifbare Nähe rücken könnte. Der Erfolg wird nun maßgeblich davon abhängen, wie schnell AMD die 2-nm-Fertigung hochfahren und die Ausbeute stabilisieren kann – doch die ersten Zeichen sind vielversprechend.
